主要职责

1.  负责SoC top设计集成，包括IO MUX，Clock Reset 等

2.  负责SoC总线设计集成，包括AXI，AHB，APB等各类内部总线

3.  负责SoC 功耗控制设计

4.  负责各类核心IP的设计维护，包括主机高速接口IP，存储介质控制IP，安全算法IP，混合信号数字IP，CPU等

5.  负责各类database对中后端的交付

任职要求

1.   本科及以上学历，电子、微电子、集成电路、数字信号处理、通信、计算机等相关专业；

2.   掌握扎实的数字电路基础知识；

3.   能熟练使用Verilog/VHDL编程语言及前端相关的EDA开发工具；

4.    熟练使用tcl、perl、python、makefile等脚本语言优先考虑。

工作地点：杭州、苏州、成都